obsidian-vault-/4T4R FDD/PAM - PABPRD470101A.md

tags

tags
ATE 4t4r fdd b3 analisys arch pafts

---

Архитектура

HLBD Signal Path

1. Архитектура:

   1. 2 канала TX
   2. 1 DPD
   3. Power Supply:
      1. 12V0_VDD
         1. Current = 0.12A
            1. Converted to:
               1. 7.5
               2. 5.5
      2. 48V0_PA_CH1
         1. Current = 6.5A
      3. 48V0_PA_CH2
         1. Current = 6.5A

2. Connection PAM:

   1. 40 PIN Connection to DM
      1. 66H8-M040S1075R01
         1. I2C - Bus
         2. GPIO
            1. FLAG Refl / Vdd Error:
               1. ALARM_VDD_AMPS_TX (INT_A)
               2. ALARM_REFL_PROT (INT_B)
            2. Reset Expander:
               1. EXP_RST_3V3
            3. Bais ON
               1. EN_TX_CH1_3V3
               2. EN_TX_CH2_3V3
         3. PS:
            1. 48V0_PA_CH1_VDD
            2. 48V0_PA_CH2_VDD
            3. 12V0_VDD
            4. 3V3_TX_ISO
            5. 3V3_TX_DVCC

3. RF SIgnal Path:

   1. INPUT:
      1. RF_TX_CH1
      2. RF_TX_CH2
   2. OUTPUT:
      1. RF_TX1_OUT
      2. RF_TX2_OUT
      3. RF_DPD_OUT

4. Digital Periferal of I2C Bus:

   1. Bias Controller

      1. BGMC1210E6327XUMA
      2. Adr: 0x40
      3. Управление смещениями для:
         1. Amp CH1 и CH2
         2. PreAmp CH1 и CH2

   2. EEPROM

      1. CAT24C256WI-GT
      2. Adr: 0x50

   3. I2C Expander U36

      1. MCP23017T-E/ML
      2. Adr: 0x20
      3. Input
         1. PG_N7V0_BIAS_3V3
         2. FLT_48V0_VDD_CH1
         3. FLT_48V0_VDD_CH1
         4. REFL_PROT_CH1
         5. REFL_PROT_CH2
      4. Output:
         1. RST_REFL_TRIG_CH1
         2. RST_REFL_TRIG_CH2
         3. RST_REFL_FLT_CH1
         4. RST_REFL_FLT_CH2
      5. GPIO to DM
         1. ALARM_VDD_AMPS_TX (INT_A)
         2. ALARM_REFL_PROT (INT_B)
         3. EXP_RST_3V3

   4. I2C Expander U37

      1. MCP23017T-E/ML
      2. Adr: 0x21
      3. Input
         1. PG_N7V0_SAFE_TC_3V3
      4. Output:
         1. EN_VDD_AMPS_TX_CH1
         2. EN_VDD_AMPS_TX_CH2
         3. RST_BIAS_CTRL_CH1
         4. SW_DPD12_3V3
      5. GPIO to DM
         1. EXP_RST_3V3

5. Интерфейсы: 1.

---

RPI5 R&D Test Flow

1. Готовность ~ Май (bringup будет ) Саша Петровский (менеджер проекта)
2. Все чипы должны уметь тестировать.
   1. Есть проблемы с запуском в докере
   2. Будет управление через CLI2 (hw_debug)
   3. Драйвера есть, нужно "прикрутить" без вызова демонов
3. Стенд собран, будет переносить драйвера с b8b20 = FDD
4. EEPROM - использует драйвер ядра.
   1. Будет поддержка FRU формата
5. Ядро - распбиан

ATE Production Flow

1. **PAFST Функциональное тестирование PCBA
   1. Функционал:
      • ==VDD test== Проверка систем питания.
      • Проверка внутренних компонентов и интерфейсов.
      • Запись FRU Data