vault backup: 2026-03-18 20:06:51

This commit is contained in:
Aleksey Baranov
2026-03-18 20:06:51 +03:00
parent af38e79a56
commit ccec3cf95f
+12 -6
View File
@@ -49,12 +49,18 @@ Clock Distribution
- AISG Test. Проверка RET интерфейса: - AISG Test. Проверка RET интерфейса:
- Проверка внешних интерфейсов: - Проверка внешних интерфейсов:
- PAM Interfaces Test: - PAM Interfaces Test:
- I2C - эмуляция IC на PAM - I2C - эмуляция IC на PAM (по 2м каналам)
- GPIO: - GPIO:
- Alert_PA_1 - Установка логического уровня (Output) - Alert_PA_1 - Установка логического уровня (DAB - Output)
- Alert_PA_2 - Установка логического уровня (Output) - Alert_PA_2 - Установка логического уровня (DAB - GPIO Output)
- - RESET_PA - Чтение логического уровня (DAB - GPIO Input)
- - EN_PA - Чтение логического уровня (DAB - GPIO Input)
- PS:
- 5V5_TX
2. 28V0_PreA_CH1_VDD
3. 28V0_PreA_CH2_VDD
4. V_PA_CH1_VDD
5. V_PA_CH2_VDD
- VSWR Interfaces Test - VSWR Interfaces Test
- ADC RX Тестирование приемных RF трактов - ADC RX Тестирование приемных RF трактов
- RX_CH1 - RX_CH4 - RX_CH1 - RX_CH4
@@ -70,7 +76,7 @@ Clock Distribution
- REFL HO - Обратная (отраженка) волна - REFL HO - Обратная (отраженка) волна
- Directivity - калибровка ослабления для каждого канала  - Directivity - калибровка ослабления для каждого канала 
3. **STEP 3 Фиксация винтов потенциометров** 3. **SWR Функциональное тестирование**
- Заклейка подстрочных винтов потенциометров  - Заклейка подстрочных винтов потенциометров 
- Выполняется на оборудовании для заклейки винтов фильтра  - Выполняется на оборудовании для заклейки винтов фильтра