obsidian-vault-/4T4R FDD/DM - DMBPRD470101A.md

tags

tags
ATE 4t4r fdd b3 analisys arch

---

Архитектура

General HLBD !4T4R FDD/Files/image.png

Clock Distribution ! !

1. Архитектура модуля:
   1. Расположение интерфейсов TOP и BОTTOM ?
2. Интерфейсы: 1. PAM Интерфейсный коннектор - X2 1. 40 pin connector (Solepin) 66H8-F040S1118R01 2. Power: 1. 5V5_TX 2. 28V0_PreA_CH1_VDD 3. 28V0_PreA_CH2_VDD 4. V_PA_CH1_VDD 5. V_PA_CH2_VDD 3. I2C Line 4. GPIO 1. RESET_PA_3V3 2. EN_TX_3V3 3. ALERT_PA_CH1_3V3 4. ALERT_PA_CH2_3V3 2. SWR - коннектор 1. 40 pin connector (FX27-40S-0.8SV) 2. Power: 3. Необходимость наличия крышки над платой.

---

ATE Production Flow

1. **DMFST Функциональное тестирование PCBA

   • Косвенная проверка системы питания.
   • Проверка соединения
   • Обновление Firmware (slot A and slot B)
   • Запись FRU Data (Board ID Area)
   • Проверка внутренних компонентов и интерфейсов. (Internal Self Test)
   • AISG Test. Проверка RET интерфейса:
   • Проверка внешних интерфейсов:
     • PAM Interfaces Test:
       • I2C - эмуляция IC на PAM (по 2м каналам)
       • GPIO:
         • Alert_PA_1 - Установка логического уровня (DAB - Output)
         • Alert_PA_2 - Установка логического уровня (DAB - GPIO Output)
         • RESET_PA - Чтение логического уровня (DAB - GPIO Input)
         • EN_PA - Чтение логического уровня (DAB - GPIO Input)
       • PS:
         • 5V5_TX
         2. 28V0_PreA_CH1_VDD
         3. 28V0_PreA_CH2_VDD
         4. V_PA_CH1_VDD
         5. V_PA_CH2_VDD
     • VSWR Interfaces Test
   • ADC RX Тестирование приемных RF трактов
     • RX_CH1 - RX_CH4
     • DPD_PA1 - DPD_PA2
   • DAC TX Тестирование RF тракта передатчика
     • TX_CH1 - TX_CH4

2. **PAFST Функциональное тестирование PCBA

   • Выполняется тонкая подстройка винтов потенциометров для 4 каналов (16 шт)
   • Coupling - калибровка (калибровка переходного ослабления)  - FWD HO - Прямая волна в сторону антенны - REFL HO - Обратная (отраженка) волна
   • Directivity - калибровка ослабления для каждого канала 

3. SWR Функциональное тестирование

   • Заклейка подстрочных винтов потенциометров 
   • Выполняется на оборудовании для заклейки винтов фильтра 

4. STEP 4 Калибровка детекторной характеристики

   • Выполняется в составе собранного RU на стенде RUFTS или BTSTS
   • Выполняется софтовая компенсация нелинейности детектора 
   • Требуется модернизированный SwitchBox (коммутация на КЗ или проброс сигнала с одного порта на другой )

Functional Requirements