vault backup: 2026-02-09 15:27:34

This commit is contained in:
Alexey Baranov
2026-02-09 15:27:34 +03:00
parent c5bbaad090
commit c1aa7de1a3
+8 -6
View File
@@ -14,7 +14,7 @@
Патерны TDD для SA (ACPR и EVM, TAE ) и SG
VSWR - VNA ()
3. Есть ли сходство другими решениями RFC (B3 B1B7 или TDD) ?
4. Тестовая оснастка R&D механика и Test Toolin (на какой стадии) необходима для ATE (закладываться на нас)
4. Тестовая оснастка R&D механика и Test Toolin (на какой стадии) необходима для ATE (закладываться на нас)
3. Модуль DM
1. Общее архитектурное решение.
1. Отличительные особенности от остальных RU (SoC, система питания, архитектура RF тракта )
@@ -27,19 +27,21 @@
2. AISG (есть ли контроль полярности)
3. Debug Connector (универсальный для b1b7 b8b20 и FDD)
3. Интерфейсный коннектор PAM:
1. Тип и количество коннекторов (особенности)
1. Тип и количество коннекторов (особенности) - 2
2. Расположение
3. Внутренние интерфейсы (I2C, SPI, GPIO уровень сигналов) и линии питания.
3. Внутренние интерфейсы (I2C, GPIO уровень сигналов) и линии питания.
4. RF Chaine с PAM
1. Каналы и тип соединения
2. Расположение коннекторов (Top, Bottom)
4. PAM - модуль.
1. Архитектурное решение (количество каналов) ?
4. PAM - модуль. (b40 b38 и 78 79)
1. Архитектурное решение (количество каналов)
BGMC
DVGA
2. Периферия модуля и управление ()
3. Универсализация для платформы (типовой модуль для всей платформы:)
5. VSWR - модуль
1. Тип и количество коннекторов (особенности)
2. Тестирование и настройка - будет настройка. Необходимое оборудование.
2. Тестирование и настройка - будет настройка. 16 потенциометров. Необходимое оборудование.
6. Multiplexеr
1. Архитектура - свой под каждый диапазон.