obsidian-vault-/ATE B8B20/B8B20 Arhitecture.md

tags, cssclasses, aliases

tags	cssclasses	aliases
Архитектура ATE 2t2r b8b20 b28 arch		DOC plan

---

DOC Specificaton and Requirements

==Epic of Requirements: ==

https://j.yadro.com/browse/RGB8B20-895

==Wiki Page== https://c.yadro.com/pages/viewpage.action?pageId=1096644403

---

General

1. Изучение реализации - отложено ==на март== (возможно добавление b28)
   1. Ревью DVT модулей
   2. Анализ возможности разработки типовых TT ( Test Fixture PCB ) для R&D механики и ATE стендов.
      1. Две отдельные PCB для подключения к DM и PA.
      2. Функционал:
         1. Внешнее питание.
         2. Возможность выбора уровня напряжения
         3. Буферная развязка логики
         4. Возможность подключения Arduino (или SBC ???) - уточнить
2. Подбор оборудования. - ==готово==
   1. Задача: Составить список измерительного оборудования по всем стендам для заказа
   2. Учитывая использование в дальнейших проектах TDD b40, n78, b38
   3. Стоимость и сроки - не принципиально. Целимся на Keysight
   4. Есть возможность заказа два раза.
3. Подготовка архитектуры тестирования на производстве. - после
4. Подготовка требований на ATE

Архитектура DM

Архитектура PA

HLBD Signal Path !

1. Архитектура:

   1. 2 канала TX на плате и 1 DPD
   2. Power Supply:
      1. 12V0_VDD
         1. Current = 0.12A
            1. Converted to:
               1. 7.5
               2. 5.5
      2. 48V0_PA_CH1
         1. Current = 6.5A
      3. 48V0_PA_CH2
         1. Current = 6.5A

2. Интерфейсы PAM:

   1. 40 PIN Connection to DM
      1. 66H8-M040S1075R01
         1. I2C - Bus
         2. GPIO
            1. ALARM_VDD_AMPS_TX (INT_A)
            2. ALARM_REFL_PROT (INT_B)
            3. EXP_RST_3V3
            4. EN_TX_CH1_3V3
            5. EN_TX_CH2_3V3

3. Digital Periferal of I2C Bus:

   1. Bias Controller

      1. BGMC1210E6327XUMA
      2. Adr: 0x40
      3. Управление смещениями для:
         1. Amp CH1 и CH2
         2. PreAmp CH1 и CH2

   2. EEPROM

      1. CAT24C256WI-GT
      2. Adr: 0x50

   3. I2C Expander U36

      1. MCP23017T-E/ML
      2. Adr: 0x20
      3. Input
         1. PG_N7V0_BIAS_3V3
         2. FLT_48V0_VDD_CH1
         3. FLT_48V0_VDD_CH1
         4. REFL_PROT_CH1
         5. REFL_PROT_CH2
      4. Output:
         1. RST_REFL_TRIG_CH1
         2. RST_REFL_TRIG_CH2
         3. RST_REFL_FLT_CH1
         4. RST_REFL_FLT_CH2
      5. GPIO to DM
         1. ALARM_VDD_AMPS_TX (INT_A)
         2. ALARM_REFL_PROT (INT_B)
         3. EXP_RST_3V3

   4. I2C Expander U37

      1. MCP23017T-E/ML
      2. Adr: 0x21
      3. Input
         1. PG_N7V0_SAFE_TC_3V3
      4. Output:
         1. EN_VDD_AMPS_TX_CH1
         2. EN_VDD_AMPS_TX_CH2
         3. RST_BIAS_CTRL_CH1
         4. SW_DPD12_3V3
      5. GPIO to DM
         1. EXP_RST_3V3

4. Интерфейсы: 1.

B8B20 - Изучение реализации Страница в Wiki : https://c.yadro.com/pages/viewpage.action?pageId=1096644403

• Общая конфигурация 2T2R - прямое влияние на время тестирования (DMFTS и RUFTS)
• Конфигурация RU 2T2R FDD
  • B8: 880 МГц – 915 МГц  / 925 МГц – 960 МГц
  • B20: 832 МГц – 862 МГц / 791 МГц – 821 МГц
• Включена поддержка GSM в b8
• Заявлена поддержка до 4 несущих LTE и 4 GSM - сценарии тестрования Вопросы:
• Требуется ли проверка Nb-IoT одновременно c несущими LTE ?
• В дальнейших платформах везде присутствует MasterDebug Connector - в b1b7 мы его не проверяем. Это нужно делать (вопрос где DMFTS или IBT видится что необходимо делать на IBT)

4. B8B20 ATE Specification - (rev0) - отправлено на согласование
   1. Первая версия.
   2. Фидбек
      1. А.Мешков
      2. С.Тихонов
      3. А.Кирилов
      4. М.Кучумов
   3. Доработки
   4. Ревью
   5. Утверждение

Стратегия:

1. Определение пинаут RPI5 который обеспечит совместимость с TDD и FDD - передать Р.Чекалов
2. Наличие адаптации к Aadwark и Arduino. Разьемы на плате и согласование уровней.