--- tags: - ATE - 4t4r - fdd - b3 - analisys - arch --- --- ### Архитектура General HLBD ![[4T4R FDD/Files/image.png|720x603]] Clock Distribution ![[4T4R FDD/Untitled Diagram.svg]] ![[Clock Distribution.svg]] 1. Архитектура модуля: 1. Расположение интерфейсов TOP и BОTTOM ? 2. Интерфейсы: 1. PAM Интерфейсный коннектор - X2 1. 40 pin connector (Solepin) 66H8-F040S1118R01 2. Power: 1. 5V5_TX 2. 28V0_PreA_CH1_VDD 3. 28V0_PreA_CH2_VDD 4. V_PA_CH1_VDD 5. V_PA_CH2_VDD 3. I2C Line 4. GPIO 1. RESET_PA_3V3 2. EN_TX_3V3 3. ALERT_PA_CH1_3V3 4. ALERT_PA_CH2_3V3 2. SWR - коннектор 1. 40 pin connector (FX27-40S-0.8SV) 2. Power: 3. Необходимость наличия крышки над платой. 2. Тестирование и оснастка: 1. Выполняется в сборе с RU вместе с фильтром. **ОК** 2. Сначала настраивается Filter затем устанавливается модуль и выполняется настройка с помощью VNA (2 порт) 3. SWR согласно 3GPP TS 38.141 4. ==Калибровка детектора== - есть два варианта: 1. Собранное RU с SWR + КЗ на антенных портах - калибровка софтом. 2. Собранное RU с SWR + 50 Ом для FWD HO, а REFL HO - пигтейл между портами - калибровка софтом. 3. R&D тестирование: 1. **Coupling** - Калибровка переходного ослабления Суммарное затухание в ответвляемых плечах FWD и REFL Coupling + Attenuation С+Att=-45dB 1. Выполняется при помощи VNA и подстройки потенциометров в ответвляемом плече. 2. Настраиваются плечи: 1. **FWD HO** - Forward High Output Прямая (падающая) волна, высокий уровень. Мощность сигнала, отправляемая от RU в сторону антенны. 2. **REFL HO** - Reflected High Output Обратная (отраженная) волна, высокий уровень. Мощность сигнала, отраженная от антенны, обратно к RU (из-за несогласованности) 3. FWD HO и REFL HO - метрики для SWRTS 2. **Directivity** - Калибровка направленности. 3. **Detection Characteristic** Калибровка детекторной характеристики 1. Выполняется компенсация нелинейности детектора, необходимого для корректного измерения в плечах FWR HO и REFL HO 2. ==Планируется выполнять на собранном RU... в **стенде RUFTS**== 1. На антенный порт накручивается КЗ и подается мин мощность **33dBm** (чтобы не сработала апп. защита по отраженке) 2. Таким образом на каждом плече HO будет известна вых мощность 3. Референс обеспечивается благодаря чтению мощности в DPD плече 4. Софт считывает данные с PM и вводит коэф. чтобы мощность на детекторах == мощности читаемой в DPD 4. Periferal IO тест - тестирование интерфейса связи и внутренней периферии --- ### ATE Production Flow 1. **DMFST Функциональное тестирование PCBA - Косвенная проверка системы питания. - Проверка соединения - Обновление Firmware (slot A and slot B) - Запись FRU Data (Board ID Area) - Проверка внутренних компонентов и интерфейсов. (Internal Self Test) - AISG Test. Проверка RET интерфейса: - Проверка внешних интерфейсов: - PAM Interfaces Test: - I2C - эмуляция IC на PAM - GPIO - Alert_PA_1 (Output) - Установка 1 или 0 на выходах - - VSWR Interfaces Test - ADC RX Тестирование приемных RF трактов - RX_CH1 - RX_CH4 - DPD_PA1 - DPD_PA2 - DAC TX Тестирование RF тракта передатчика - TX_CH1 - TX_CH4 - 2. **PAFST Функциональное тестирование PCBA - Выполняется тонкая подстройка винтов потенциометров для 4 каналов (16 шт) - Coupling - калибровка (калибровка переходного ослабления)  - FWD HO - Прямая волна в сторону антенны - REFL HO - Обратная (отраженка) волна - Directivity - калибровка ослабления для каждого канала  3. **STEP 3 Фиксация винтов потенциометров** - Заклейка подстрочных винтов потенциометров  - Выполняется на оборудовании для заклейки винтов фильтра  4. **STEP 4 Калибровка детекторной характеристики** - Выполняется в составе собранного RU на стенде **RUFTS** или **BTSTS** - Выполняется софтовая компенсация нелинейности детектора  - Требуется модернизированный SwitchBox (коммутация на КЗ или проброс сигнала с одного порта на другой ) ### Functional Requirements