vault backup: 2026-03-26 15:48:41

This commit is contained in:
Aleksey Baranov
2026-03-26 15:48:41 +03:00
parent a5f5b66b35
commit a360836baa
+133
View File
@@ -0,0 +1,133 @@
---
tags:
- ATE
- 4t4r
- fdd
- b3
- analisys
- arch
- pafts
---
---
### Архитектура
General HLBD
Clock Distribution
1. Архитектура RU модуля:
1. Расположение интерфейсов TOP и BОTTOM ?
2. DM
1.
3. PA
4. SWR
5.
2. ==Интерфейсы: ==
1. PAM Интерфейсный коннектор - X2
1. 40 pin connector (Solepin) 66H8-F040S1118R01
1. Power:
1. 5V5_TX
2. 28V0_PreA_CH1_VDD
3. 28V0_PreA_CH2_VDD
4. V_PA_CH1_VDD
5. V_PA_CH2_VDD
2. I2C Line
3. GPIO
1. RESET_PA_3V3
2. EN_TX_3V3
3. ALERT_PA_CH1_3V3
4. ALERT_PA_CH2_3V3
2. SWR - коннектор
1. 40 pin connector (FX27-40S-0.8SV)
2. Power: 3V8
3. I2C
3. OPT (eCPRI) - 2 коннектора
4. AISG 2.0
5. Необходимость наличия крышки над платой.
2. ==AISG==
3.
---
### ATE Production Flow
1. **DMFST Функциональное тестирование PCBA
1. Функционал:
- Косвенная проверка системы питания.
- Проверка соединения
- Обновление Firmware (slot A and slot B)
- Запись FRU Data (Board ID Area)
- Проверка внутренних компонентов и интерфейсов. (Internal Self Test)
- AISG Test. Проверка RET интерфейса:
- Проверка внешних интерфейсов:
- PAM Interfaces Test:
- I2C - эмуляция IC на PAM (по 2м каналам)
- GPIO:
- Alert_PA_1 - Установка логического уровня (DAB - Output)
- Alert_PA_2 - Установка логического уровня (DAB - GPIO Output)
- RESET_PA - Чтение логического уровня (DAB - GPIO Input)
- EN_PA - Чтение логического уровня (DAB - GPIO Input)
- PS:
- 5V5_TX
1. 28V0_PreA_CH1_VDD
2. 28V0_PreA_CH2_VDD
3. V_PA_CH1_VDD
4. V_PA_CH2_VDD
- VSWR Interfaces Test
- ADC RX Тестирование приемных RF трактов
- RX_CH1 - RX_CH4
- DPD_PA1 - DPD_PA2
- DAC TX Тестирование RF тракта передатчика
- TX_CH1 - TX_CH4
2.
2. **PAFST Функциональное тестирование PCBA
3. **SWRFTS Функциональное тестирование PCBA**
- ==VDD test== Проверка системы питания модуля
- 3V8 PSU тест (проверка тока потребления модулем)
- Проверка работы LDO
- ==Internal Interfaces test== Проверка внешних интерфейсов и периферии модуля
- Проверка периферии на шине I2C:
- Проверка IC ADC - ADS1119IRTET (0x40)
- Проверка IC EEPROM - CAT24C256WI-GT3 (0x50)
- Проверка IC I2C Expander - MAX7315ATE+ (0x20)
- ==RF line signal test== Проверка компонентов сигнальных линий модуля.
Тестирование с помощью SDR
- Проверка работы FWD Power Switch коммутации прямой волны
- PF_CH1
- PF_CH2
- PF_CH3
- PF_CH4
- Проверка работы REFL Power Switch коммутации отраженной волны
- PR_CH1
- PR_CH2
- PR_CH3
- PR_CH4
- ==Write FRU data== Запись системной информации модуля
- Board ID Area test
- Запись BoardName,PN,SN,ManData
4. **SWRCTS Ручная калибровка coupling и directivity**
1. Выполняется тонкая подстройка винтов потенциометров для 4 каналов (16 шт)
- Coupling - калибровка (калибровка переходного ослабления) 
- FWD HO - Прямая волна в сторону антенны
- REFL HO - Обратная (отраженка) волна
- Directivity - калибровка ослабления для каждого канала 
6. **SWR Калибровка детекторной характеристики**
- Выполняется в составе собранного RU на стенде **RUFTS** или **BTSTS**
- Выполняется софтовая компенсация нелинейности детектора 
- Требуется модернизированный SwitchBox (коммутация на КЗ или проброс сигнала с одного порта на другой )
7. **RUFTS** тестирование RU + калибровка детекторной характеристики SWR
1. Набор тестов для RUFTS (выполняется на текущем SwitchBox)
2. Калибровка детекторной характеристики SWR модуля: ==**требуется разработка SwitchBox**==
3. SWR FRU Custom Area Info - Запись калибровочных полей SWR
8. **BTSTS** тестирование проверенного RU + BBU + UE
1. Целевая скорость = 140Mbit на 1 UE
### Functional Requirements