vault backup: 2026-03-18 15:12:21

This commit is contained in:
Aleksey Baranov
2026-03-18 15:12:21 +03:00
parent 765fbae300
commit 81db076b54
2 changed files with 5 additions and 5 deletions
@@ -4,11 +4,10 @@
### Архитектура ### Архитектура
General HLBD General HLBD
1. Архитектура модуля 1. Архитектура модуля:
1. Одна плата на 4 канала 1. Интерфейсы:
1. Интерфейсный коннектор 1. PAM Интерфейсный коннектор (2шт)
1. 20 pin connector (FX27-40S-0.8SV) 1. 20 pin connector (FX27-40S-0.8SV)
![[Pasted image 20260310102456.png]]
2. 3V8 - VSWRM 2. 3V8 - VSWRM
3. I2C_3V3 3. I2C_3V3
1. ADC (ADS1119IRTET) 0x40 1. ADC (ADS1119IRTET) 0x40
@@ -19,7 +18,8 @@ General HLBD
2. FWD_SW_CTRL2_3V3 2. FWD_SW_CTRL2_3V3
3. REFL_SW_CTRL1_3V3 3. REFL_SW_CTRL1_3V3
4. FWD_SW_CTRL2_3V3 4. FWD_SW_CTRL2_3V3
2. Необходимость наличия крышки над платой. 2. PAM
3. Необходимость наличия крышки над платой.
2. Тестирование и оснастка: 2. Тестирование и оснастка:
1. Выполняется в сборе с RU вместе с фильтром. **ОК** 1. Выполняется в сборе с RU вместе с фильтром. **ОК**
2. Сначала настраивается Filter затем устанавливается модуль и выполняется настройка с помощью VNA (2 порт) 2. Сначала настраивается Filter затем устанавливается модуль и выполняется настройка с помощью VNA (2 порт)