vault backup: 2026-03-18 19:49:30

4T4R FDD/DM - DMBPRD470101A.md

@@ -17,17 +17,25 @@ Clock Distribution
 ![[4T4R FDD/Untitled Diagram.svg]]
 ![[Clock Distribution.svg]]
 1. Архитектура модуля:
-	1. Интерфейсы: 
-		1. PAM Интерфейсный коннектор (2шт)
-			1. 40 pin connector (Solepin) аналог B1B7
-			2. 5V5  
+	1. Расположение интерфейсов TOP и BОTTOM ?
+2. Интерфейсы: 
+		1. PAM Интерфейсный коннектор - X2
+			1. 40 pin connector (Solepin) 66H8-F040S1118R01
+			2. Power:
+				1. 5V5_TX
+				2. 28V0_PreA_CH1_VDD
+				3. 28V0_PreA_CH2_VDD
+				4. V_PA_CH1_VDD
+				5. V_PA_CH2_VDD
 			3. I2C Line
 			4. GPIO 
-				1. FWD_SW_CTRL1_3V3
-				2. FWD_SW_CTRL2_3V3
-				3. REFL_SW_CTRL1_3V3
-				4. FWD_SW_CTRL2_3V3
-		2. PAM 
+				1. RESET_PA_3V3
+				2. EN_TX_3V3
+				3. ALERT_PA_CH1_3V3
+				4. ALERT_PA_CH2_3V3
+		2. SWR - коннектор
+			1. 40 pin connector (FX27-40S-0.8SV)
+			2. 
 		3. Необходимость наличия крышки над платой.
 	2. Тестирование и оснастка:
 		1. Выполняется в сборе с RU вместе с фильтром. **ОК** 
@@ -61,12 +69,20 @@ Clock Distribution
 		4. Periferal IO тест - тестирование интерфейса связи и внутренней периферии 
 ---
 ### ATE Production Flow 
-1. **STEP 1 Функциональное тестирование PCBA  
-	- Проверка системы питания.
+1. **DMFST Функциональное тестирование PCBA  
+	- Косвенная проверка системы питания.
+	- Проверка соединения 
 	- Проверка внутренних компонентов и интерфейсов. (ADC, UVOV, EEPROM)
-	- Тестирование RF тракта с использованием SDR  
+	- ADC RX Тестирование приемных RF трактов
+		- RX_CH1 
+		- RX_CH2
+		- RX_CH3
+		- RX_CH4
+		- DPD_PA1
+		- DPD_PA2
+	- DAC TX Тестирование RF тракта передатчика
 
-2. **STEP 2 Ручная калибровка (настройка) параметров**
+2. **PAFST Функциональное тестирование PCBA  
 	- Выполняется тонкая подстройка винтов потенциометров для 4 каналов (16 шт)
 	- Coupling - калибровка (калибровка переходного ослабления) 
 			- FWD HO - Прямая волна в сторону антенны